Spesifikasi Perangkat Keras pada Mikroprosessor 8086 dan 8088

      1.    PIN OUT DAN FUNGSI PIN

Pada bagian ini kita akan menjelaskan fungsi dari setiap pin dan memberikan  pembahasan tambahan  tentang Pin mode minimum dan pin mode maksimum. 

1.1  Pin Out 
Pin Out dari mikroprosesor 8086 dan 8088 dikemas dalam 40-pin dual in-line packages (DIPs).Mikroprosesor 8086 dan 8088 memiliki perbedaan salah satunya dari signal control,8086 mempunyai pin M/IO dan 8088 mempunyai pin IO/M.Satu-satunya perbedaan hardware yang lain muncul pada pin 34 dari kedua chi: pada 8088 yaitu pin SSP dan pada 8086 adalah pin BHE/S₇.

1.2  Fungsi Pin

a. Bus alamat ( AD0-AD7, A8-A15, dan A16/S3-A19/S6). Mikroprosesor 8088 mempunyai 20 pin jalur alamat sehingga dapat menjangkau 220 ( 1 MB) lokasi memori. Pena-pena ini hanya berfungsi pada saat T1 (lihat diagram pewaktuan). Pada saat T2 sampai T4 ada sebagian pin yang berfungsi sebagai data dan juga sebagai status.

b. Bus data ( AD0-AD7). Mikroprosesor 8088 mempunyai jalur data sebanyak 8 pin dan bisa digunakan secara biderectional (dua arah). Pin-pin ini berfungsi sebagai jalur data hanya pada saat T2-T4. Pada saat T1 berfungsi sebagai jalur alamat.

c. Kontrol baca (RD). Sinyal ini aktif rendah. Jika pena ini berlogic nol berarti µP sedang melaksakan pembacaan data. Sinyal ini aktif dipertengahan T2 dan kembali tidak aktif dipertengahan T4.

d. Clock (CLK). Yaitu masukan sinyal detak yang diberikan dari luar untuk mensinkronkan segala kegiatan pada µP. Miroprosesor 8088 dapat bekerja pada frekuensi clock 4,77 MHz atau 8 MHz untuk versi turbo.

e. Kontrol waktu tunggu (READY). Sinyal READY ini disampel pada sisi naik T2. Jika sinyal READY ini berlogic 0 berarti akan disisipkan TW/Twait antara T3 dan T4. Hal ini terus diulangi sampai sinyal READY diberi logika 1. Sinyal ini biasanya digunakan jika ada hardware lain yang memiliki kecepatan lebih lambat dari kecepatan µP ketika sedang bekerja dalam keadaan normal.

f. Reset sistem (RESET). Sinyal ini aktif tinggi. Bila logika 1 diberikan pada pena ini, mikroprosesor akan menghentikan segala kegiatan yang sedang terjadi saat itu. Semua register akan dibuat 0 kecuali register code segment dibuat FFFF0H (akan dijelaskan pada penjelasan mengenai segment register ).

g. Interupsi (INTR dan NMI). INTR dan NMI (Non Maskable Interrupt) adalah permintaan interupsi yang dipanggil secara hardware. Sinyal INTR merupakan sinyal aktif tinggi, sedangkan NMI dapat aktif menggunakan trigger sisi naik dari sinyal clock. INTR tidak akan berfungsi jika interupsi flag dikosongkan (menggunakan instruksi CLI ), sedangkan NMI tidak dapat dihalangi dengan instruksi CLI.

h. Kontrol tunggu test (TEST). Untuk mengaktifkan sinyal TEST, digunakan instruksi WAIT. Jika pin ini berlogic 1 ketika µP sedang menjalankan instrruksi WAIT, CPU akan berada pada keadaan idle mode, artinya mikroprosesor tidak melakukan kegiatan apa-apa sebelum pin ini berlogic 0. Jika pin ini berlogic 0 kembali, maka pelaksanaan instruksi akan dilanjutkan.

i. Status (A16/S3-A19/S6). Sinyal status digunakan untuk mendeteksi suatu keadaan-keadaan atau operasi-operasi yang sedang berlangsung, diantaranya pengambilan instruksi, membaca memori, menulis memori, dan operasi-operasi yang lain. Sinyal ini dikeluarkan pada saat keadaan T2-T4. Definisi dari status S4 dan S3 adalah : 

S4.. S3	Yang Dijangkau saat terjadi siklus bus
0.. ...0	Extra segment (ES)
0..... 1	Stack segment (SS)
1..... 0	Code segment (CS) atau tidak sama sekali
1..... 1	Data segment (DS)

j. Catu daya ( VCC dan GND). Mikroprosesor 8088 membutuhkan Vcc = +5 V yang masih bisa bertoleransi sebesar ± 10% dari +5   

1.3  Pin Mode Minimum

       Operasi mode minimum 8086/8088 didapat dengan menghubungkan pin MN/MX langsung ke +5,0 volt. Jangan hubungkan pin ini ke +5,0 volt melalui register pull-up karena tidak akan berfungsi dengan benar.

 a. Sinyal tulis (WR). Sinyal ini aktif rendah. Jika sinyal ini berlogic 0, berarti µP sedang melaksanakan    operasi tulis data ke unit memori atau I/O. Sinyal ini aktif pada saat T2-T4.

     b. Sinyal kontrol memori dan I/O ( IO/M ). Jika pena ini berlogic 0, berarti saat ini pada siklus bus sedang berlangsung operasi input/output. Jika pena ini berlogic 1, berarti saat ini pada siklus bus sedang berlangsung operasi memori.

      c. Address Latch Enable (ALE). Sinyal ini digunakan sebagai penahan alamat yang baru masuk dalam suatu proses siklus mesin. Sinyal ini dapat digunakan untuk dimultipleks dengan alamat, data, dan status. Sinyal ini mengeluarkan logic 1 pada saat clock T1.

      d. Pengiriman dan penerimaan data ( DT/R ). Jika sinyal ini berlogic 1, arah data adalah dari µP menuju keluar. Jika sinyal ini berlogic 0 maka arah data dari luar menuju µP.

e. Data Enable ( DEN ). Sinyal ini biasanya digunakan untuk meng"on"kan buffer (latch) yang dihubungkan kebus data.

f. Interrupt Acknowledge ( INTA ). Sinyal ini secara khusus digunakan sebagai tanggapan terhadap suatu instruksi INTR.

g. Hold Request ( HOLD). Bila logika 1 diberikan pada pena HOLD, µP akan menghentikan kegiatan dan melepas bus yang berhubungan dengan unit memori dan I/O, sehingga hal ini memberikan kesempatan bagi proses lain untuk mengambil alih sistem.

      h. Hold Acknowledge (HLDA) Sinyal ini digunakan sebagai pengakuan dari µP bahwa sinyal HOLD telah diterima dan sistem dapat diambil alih oleh prosesor lain

          

      1.4. Pin Mode Maksimum

      a. Status siklus bus ( S0, S1, S2 ). Sinyal ini merupakan keluaran yang akan diberikan oleh IC lain yang berfungsi sebagai bus kontroller .

      b. Kunci ( LOCK ). Sinyal ini akan mengeluarkan logika 0 selama pelaksanaan instruksi LOCK sehingga akan mencegah prosedur lain menjangkau sistem.

c. Status antrian ( QS0, QS1). Sinyal ini akan memberitahu informasi apa yang telah dipindahkan dan informasi apa yang ada dalam antrian sewaktu terjadi siklus clock sebelumnya.

d. Local Bus Control ( RQ/ GT1 dan RQ/ GT0 ). Sinyal ini menggantikan fungsi HOLD dan HLDA pada mode minimum. 

2.  Catu Daya/Power Supply DC

    Kedua mikroprosesor 8086 dan 8088 memerlukan +5v dengan toleransi voltage supply ±10%.8086 menggambarkan aliran supply 360mA dan 8088 menggambarkan maksimum 340mA.Kedua mikroprosesor tersbut beroperasi pada temperature antra 32⁰ F dan 180⁰ F.

2.1 Karakteristik Input

    Karakteristik input dari mikroprosesor ini sesuai untuk semua komponen logika standar yang ada sekarang ini. Pada gambar pinout mikroprosesor 8086/8088 menyatakan level voltage input dan juga aliran input yang diperlukan untuk pin input pada kedua mikroprosesor.Level aliran input sangatlah kecil karena input merupakan gerbang dari MOSFET dan hanya menunjukkan aliran yang bocor.

2.2  Karakteristik Output

    Logika level voltage 1 dari 8086/8088 sesuai dengan hamper semua rumpun logika standard,tetapi logika level 0 tidak. Sirkuit logika standar mempunyai voltage output 0 logika maksimum dari 0,4V dan 8086/8088 mempunyai maksimum 0,45V. Dengan demikian ada perbedaan 0,05V.Perbedaan ini mengurangi noise/suara imunitas dari level standard 400 mV  (0,8 V – 0,45V ) ke 350V

    

     Karakteristik Input 

Logic Level	Voltage	Current
\0	0,8 V max	10µA max
1	2,0 V min	10µA max

     Karakteristik Output

Logic Level	Voltage	Current
0	0,45 V max	2,0mA max
1	2,4 V min	-400µA max

3.   Clock Generator

Pada bagian ini memperkenalkan clock generator (8284A), signal RESET dan secara singkat signal    READY untuk mikroprosesor 8086/8088. Signal READY dan sirkuit yang digabungkan dibiarkan secara mendalam. 3. Clock Generator

3.1  Clock Generator  (8284A)

8284A merupakan komponen tambahan mikroprosesor 8086/8088. Tanpa generator clock banyak rangkaian tambahan yang dibutuhkan untuk membangkitkan clock (CLK) pada sistem yang berbasis 8086/8088. 8284A menyediakan fungsi-fungsi atau sinyal-sinyal dasar sebagai pembangkit clock, sinkronisasi RESET, sinkronisasi READY, dan sinyal clock periferal level TTL

      Vcc

      Catu daya + 5V

      GND

      Ground

      X1&X2

      Masukan untuk crystal eksternal

      OSC

      Keluaran osilator yang mempunyai frekuensi yang sama dengan frekuensi crystal

      CLK

      Sinyal clock untuk dikirimkan keµP.Sinyal ini mempunyai frekuensi 2/3 dari frekuensi    crystal dengan siklus kerja 33%

      PCLK

      Sinyal ini mempunyai frekuensi ½ dari frekuensi yang dikeluarkan pena CLK, dan memiliki siklus kerja 50%

      F/ C

      Pena ini merupakan penentu referensi untuk clock. Jika pena ini berlogic 1, maka clock mendapat sumber dari pena EFI, sedangkan jika berlogic 0 mendapat sumber dari pena OSC

      EFI

Masukan frekuensi eksternal yang digunakan untuk sebagai sumber clock

      CSYNC

      Sinkronisasi clock yang digunakan untuk sinkronisasi beberapa IC 8284. Jika menggunakan crystal pena ini dibuat 0

      RES

Digunakan untuk sinyal menghasilkan reset

      RESET

Digunakan menghasilkan sinyal reset untuk µP setelah disinkronisasi dahulu dengan RES  

      CLK READY

Sinyal ini berfungsi untuk memberitahukan µP bahwa unit I/O dan memori siap untuk   mengirim ataumenerima data

      AEN1 dan RDY1

      Sinyal ini digunakan untuk membangkitkan keadaan tunggu ke µP

      AEN2 dan RDY2

      Sama dengan pena AEN1 dan RDY1, sinyal ini digunakan untuk membangkitkan keadaan

      tunggu ke µP

      ASYNC

      Sinkronisasi untuk memilih tipe masukan yang diberikan pada IC 8284

3.2  Operasi 8284A

      Operasi dari Bagian Clock. Setengah bagian atas dari diagram logika menunjukkan bagian sinkronisasi clock dan reset/pengatura kembali dari clock generator 8284A. Seperti yang ditunjukkan dalam diagram,oscilator Kristal mempunyai dua input: X1 dan X2.Jika Kristal didekatkan ke X1 dan X2, maka oscillator akan membuat sinal gelombang square/kuadrat dari frekuensi yang sama dengan kristal,

        Inpeksi yang dekat dari gerbang logika AND menyatakan bahwa ketika F/C adalah logika 0,”oscilator output” disetir hingga ke jawaban dibagi. Jika F/C adalah logika 1,maka EFI akan disetir ke jawaban/counter.

      Output dari jawaban dibagi 3 akan membuat timing untuk sinkronisasi yang telah siap,signal untuk jawaban lain (dibagi 2),dan signal CLK ke mikroprosesor 8086/8088.Dua jawaban yang dikirimkan tersebut menyediakan output dibagi 6 pada PLCK (peripheral clock output).

       

       

Operasi Bagian Reset. Bagian reset dari 8284A adalah sangat sederhana,bagian ini terdiri dari buffer trigger Schmitt dan sirkuit flip-flop tipe-D tunggal.Flip-flop tipe-D meyakinkan bahwa timing yang diperlukan dari input RESET 8086/8088 akan dapat dijumpai.sirkuit ini menerapkan signal RESET ke mikroprosesor pada sisi negative (transisi 0-1) dari setiap clock.

Perhatikan bahwa sirkuit RC menyediakan logika 0 ke pin input RES ketika power pertama kali diterapkan ke system.Setelah periode waktu yang pendek,input RES akan menjadi logika 1 karena beban kapasital terhadap +5V melalui resistor.Flip-flop akan memastikan bahwa RESET akan tinggi dalam empat jam/clock, dan konstanta waktu RC meyakinkan bahwa dia tetap tinggi untuk minimal 50 µs.

       Komponen ini merupakan komponen tambahan pada mikroprosesor 8086/8088. 8284A ini menyediakan fungsi dasar atau sinyal utama:

·         Pembangkit clock

·         RESET sinkronisasi

·         READY sinkronisasi

·         Sinyal clok peripheral TTL

4. Bus Buffering dan Latching

                Bus-bus demultiplexing 

                 Semua sistem komputer mempunyai 3 bus :

–        Bus alamat menghubungkan memori dan I/O dengan alamat memori atau nomer port I/O

–        Bus data berfungsi memindahkan data antara mikroprosesor dengan memori dan I/O pada sistem

–        Bus kontrol menghubungkan sinyal kontrol pada memori dan I/O

Bus Buffering and Latching

(Penyangga & Gerendel)

 

4.1 Demultiplex  Bus
Bus alamat atau data pada 8086/8088 dilakukan multiplexing (dipakai bersama) untuk memperkecil jumlah pin yang dibutuhkan untuk IC microprocessor 8086/8088.Karena bus-bus microprocessor 8086/8088 dilakukan multiplexing dan kebanyakan memory dan peralatan I/O tidak, maka sistem haruslah dilakukan demultiplexing sebelum pengantarmukaan dengan memory atau dengan I/O. Proses demultiplexing dilakukan oleh latch 8-bit yang pulsa clock berasal dari sinyal ALE.

4.2 Sistem  Buffering
Jika lebih dari 10 satuan beban terhubung ke pin bus manapun, seluruh sistem 8086 atau 8088 harus dilakukan buffer. Pin yang telah dilakukan multiplexing, telah dilakukan buffer oleh latch 74LS373, yang dirancang untuk mengendalikan bus kapasitas tinggi yang ditemukan pada sistem microprocessor.Arus output buffer telah dinaikkan sehingga lebih banyak satuan beban TTL yang dapat dikendalikan. Keluaran logika 0 menyediakansampai 32 mA arus sink, dan output logika 1 menyediakan arus sumber hingga 5,2 mA.

4.3 Full Buffering

 Mikrokontroller yang buffer penuh A15-A8 dan IO’/M, RD’, WR’ memakan buffer 74LS244 D7-D0 menggunakan buffer 74LS245, arah dari 74LS245 dikontrol oleh sinyal DT/R’ yang di hidupkan dan dimatikan oleh sinyal DEN’

       4.4 Half Buffering

 Half buffering  sama saja dengan full buffering tetapi pada half buffering hanya menaha

 setengah dari jumlah pin yang masih ada sesuai dengan artinya yaitu half buffering.

4.5 Bidirectional Buffer Informasi yang ditransfer dapat  berjalan pada dua arah,yaitu dari dan menuju mikroprosessor Bidirectional Buffer terdiri:

        - Masukan Buffer (juga dikenal sebagai Receiver)

        - Output penyangga (juga dikenal sebagai Driver)

        - Tarik-up / Pull-down logika

        - Sirkuit perlindungan ESD

        Bidirectional Buffer dapat digunakan di kedua cara sinyal yaitu dari lingkungan off-chip dapat  berinteraksi dengan chip inti dan sebaliknya

        

4.6 Unidiretional Buffer

Buffer searah memungkinkan sinyal untuk melakukan perjalanan satu arah hanya dari sisi "masukan" (terhubung ke output dari Circuit 1) ke sisi "output" (terhubung ke input dari Circuit 2).Informasi hanya berjalan pada satu arah,yaitu dari mikroprosessor menuju memori atau elemen I/O

      


       

        4.7 Latching

Flip-Flop atau latch merupakan sirkuit elektronik yang memiliki dua arus stabil dan dapat digunakan untuk menyimpan informasi. Sebuah flip-flop merupakan multivibrator-dwistabil. Sirkuit dapat dibuat untuk mengubah arus dengan sinyal yang dimasukkan pada satu atau lebih input kontrol dan akan memiliki satu atau dua output. Ini merupakan elemen penyimpanan dasar pada Logika Sekuensial. Flip-flop dan latch merupakan bangunan penting dalam sistem elektronik digital yang digunakan pada komputer, komunikasi dan tipe lain dari sistem.

Flip-flop dan latch digunakan sebagai elemen penyimpan data, seperti penyimpan data yang dapat digunakan untuk menyimpan memori, seperti sirkuit yang dijelaskan pada logika sekuensial. Ketika menggunakan Read-only Memory, output dan keadaan selanjutnya tidak hanya bergantung pada input awalnya saja, namun pula pada keadaan yang sekarang. Flip-flops juga dapat digunakan untuk menghitung detak, dan untuk mengsinkronisasikan input signal waktu variable untuk beberapa signal waktu yang direferensi.

4.8 Sistem D-Latch

Data Flip-flop sering juga disebut sebagai D-latch. Pada gambar dibawah input Set (S) dihubungkan ke input Reset (R) pada RS flip-flop menggunakan sebuah inverter sehingga terbentuk input atau masukan baru yang diberi nama input Data (D). 

       

      

    Dengan kondisi tersebut maka RS flip-flop berubah menjadi Data Flip-Flop (D-FF). Pada perkembanganya D flip flop ini ditambahkan dengan input atau masukan control berupa enable/clock seperti ditunjukan pada gambar berikut.

           
        Gambar Data Flip-FLop Dengan Enable/Clock

        

       Gambar diatas memperlihatkan Data flip-flop yang dilengkapi denganmasukan enable/clock. Fungsi input enable/clock diatas adalah untuk menahan data masukan pada jalur Data (input D) agar tidak diteruskan ke rangkaian RS flip-flop. Prinsip kerja dari rangkaian Data flip-flop dengan clock diatas adalahsebagai berikut.

1.Apabila input clock berlogika 1 “High” maka input pada jalur data akan di teruskan ke rangkaian RS flip flop, dimana pada saat input jalur Data 1 “High” maka kondisi tersebut adalah Set Q menjadi 1 “High” dan pada saat jalur Data diberikan input 0 “Low” maka kondisi yang terjadi adala Reset Q menjadi 0 “Low”.

2.Kemudian Pada saat input Clock berlogika rendah maka data output pada jalur Q akan ditahan (memori 1 bit) walaupun logika pada jalur input Data berubah. Kondisi inilah yang disebut sebagai dasar dari memor 1 bit.

        Untuk lebih jelasnya dapat dilihat pada tabel Data flip-flop berikut.
        

        
Dari tabel kebenaran diatas terlihat bahwa Data flip-flop merupakan dasar dari pembuatan memori digital 1 bit.