1. Bus Timing
Sangat penting untuk memahami
system bus timing sebelum memilih memori atau bagian I/O untuk interface ke
mikroprosesor 8086 atau 8088. Bagian ini menyediakan ke dalan operasi signal
bus, pembacaan dan penulisan timing yang pokok dari 8086/8088.
1.1 Operasi Bus yang Pokok
Tiga bus dari 8086 dan 8088,fungsi alamat, data dan control sebenarnya merupakan cara yang sama dengan yang ada pasa mikroprosesor lain.
Mikroprosesor akan mengeluarkan alamat memori pada bus alamat,mengeluarkan data untuk dituliskan ke dalam memori pada data bus dan membuat tulisan (WR) ke dalam memori dan IO/M=0 untuk 8088 dan M/IO=1 untuk 8086.Jika data dibaca dari memori mikroprosesor akan menghasilkan alamat memori pada alamat bus,membuat bacaan signal memori RD dan menerima data melalui data bus.
1.2 Timing secara Umum
8086/8088 menggunakan memori dan I/O dalam periode waktu yang disebut bus cycles,sama dengan empat periode system-locking (pernyataan T)
T2 untuk mengirim data pada memori untuk menulis dan untuk mentest pin READY dan pengaktif sinyal kontrol RD atau WR
T3. Periode clocking ini disediakan untuk
memungkinkan waktu memori memasukkan data.
T4. Dalam T4 seluruh signal bus
dipasifkan (deactivated) untuk persiapan bus cycle selanjutnya.
1.3 Read Timing
Pada gambar menunjukkan timing pembacaan
untuk mikroprosesor 8088.Timing pembacaan 8086 juga sama kecuali bahwa 8088
mempunyai 16 bukannya 8 data bus bit.
Item yang paling penting dalam diagram timing pembacaan adalah jumlah waktu yang dimungkinkan memori atau I/O untuk membaca data.Memori dipilih dengan waktu aksesnya,yang merupakan jumlah waktu yang digabung dimana mikroprosesor memungkinkan untuk memasukkan data untuk operasi pembacaan.Oleh sebab itu,yang paling penting adalah bahwa memori yang kita pilih dapat sesuai dengan batasan system
1.4 Write Timing
Gambar dibawah mengilustrasikan diagram timing penulisan untuk mikroprosesor 8088. 8086 juga hampir sama dan tidak perlu ditunjukkan disini.
Perbedaan
utama antara timing pembacaan dan penulisan sangat minim.Strobe RD diganti
dengan strobe
WR,data bus berisi infprmasi ke memori bukannya informasi dari
memori,dan DT/R meninggalkan logika !
bukannya logika 0 pada semua bus sycle.
Ketika terjadi interfacing beberapa
bagian memori,timing mungkim kritis khususnya antara point dimana WR
menjadi
logika 1 dan ketika data dipindahkan dari data bus.Menurut diagram
timing,periode kritis ini adalah
TWHDX atau 88 ns jika 8088 dioperasikan
dengn clock 5 MHz.Lebar dari strobe WR adalah TWLWH atau
340 ns pada
rata-rata clock 5MHz.
2.
Keadaan
Ready dan Wait
Masukan READY menyebabkan waktu
tunda untuk memperlambat komponen memori dan I/O.
Waktu tunda (TW) merupakan
periode tambahan,penyisipan antara T2 dan T3 akan
memperpanjang siklus.
2.1 Input READY
Input READY ke 8086/8088 mempunyai beberapa persyaratan timing yang sulit.JIka READY adalah logika
0 pada akhir T2,maka T3 akan ditunda dan Tw disisipkan antara T2 dan T3.Timing yang diperluka untuk
operasi ini dijumpai dengan sikuit sinkronisasi READY interrnaldari generator 8284A.Jika 8284A digunakan
untuk READY,input RDY (inut ready ke 8284A)akan muncul pada bagian akhir dari pernytaan T.
2.2 RDY dan 8284A
RDY adalah input ready yang disinkronisasi pada clock generator 8284A.Meskipun berbeda dengan timing
untuk input READY ke 8086/8088,sirkuit 8284A internal menjamin keakuratan sinkronisasi READY yang
disediakan pada 8086/8088.
memperpanjang siklus.
2.1 Input READY
Input READY ke 8086/8088 mempunyai beberapa persyaratan timing yang sulit.JIka READY adalah logika
0 pada akhir T2,maka T3 akan ditunda dan Tw disisipkan antara T2 dan T3.Timing yang diperluka untuk
operasi ini dijumpai dengan sikuit sinkronisasi READY interrnaldari generator 8284A.Jika 8284A digunakan
untuk READY,input RDY (inut ready ke 8284A)akan muncul pada bagian akhir dari pernytaan T.
2.2 RDY dan 8284A
RDY adalah input ready yang disinkronisasi pada clock generator 8284A.Meskipun berbeda dengan timing
untuk input READY ke 8086/8088,sirkuit 8284A internal menjamin keakuratan sinkronisasi READY yang
disediakan pada 8086/8088.
3.
Mode
Minimum dan Mode Maksimum
Ada 2 mode operasi untuk
mikroprosesor 8086/8088 mode minimum dan mode maksimum.Operasi mode minimum
diperoleh dengan menghubungkan pin mode MN/MX ke +5,dan mode maksimum
menghubungkan ke dasar pin
tersebut.Kedua mode mempunyai struktur control yang berbeda untuk
mikroprosesor 8086/8088.Mode operasi yang digunkan mode minimum adalah sama
dengan 8085A dan mode maksimum modenya direncanakan digunakan jika coprocessor
mucul dalam system.
3.1 Operasi Mode Minumum
Operasi mode minimum merupakan
cara yang paling mudah untuk mengoperasikan mikroprosesor 8086/8088. Biayanya
lebih murah karena semua sinyal kontrol untuk memory dan I/O dibangkitkan oleh mikroprosesor.
Sinyal-sinyal kontrol ini sama dengan Intel 8085A, periferal 8-bit untuk
digunakan dengan 8086/8088 tanpa pertimbangan khusus.
3.2 Operasi Mode Maksimum
Operasi mode maksimum berbeda dengan operasi mode minimum dalam hal beberapa sinyal kontrol harus dibangkitkan secara eksternal. Hal ini membutuhkan bus controller 8288. Tidak ada cukup pin pada 8086/8088 untuk kendali bus selama mode maksimum karena pin-pin baru dan fitur-fitur baru telah menggantikan beberapa diantaranya. Mode maksimum biasanya hanya digunakan ketika sistem berisi co-processor eksternal seperti co-processor 8087 (untuk aritmatik).
3.3 Pengontrol Bus 8288
Sistem 8086/8088 yang dioperasikan pada mode maximum harus memiliki bus controller 8288 untuk menyediakan sinyal-sinyal yang dihilangkan dari 8086/8088 oleh operasi mode maximum, ke memory dan I/O. Dengan kata lain 8288 merancang kembali sinyal kendali yang ditiadakan tersebut.Sinyal yang digunakan untuk I/O (IORC dan IOWC), sedangkan untuk memori (MRDC dan MWTC). Untuk penulisan memori (AIOWC) dan I/O (AIOWC) secara strobe pada INTA.
Fungsi pin 8288
